************

简述数字电路学习中引入硬件描述语言

导读:数字电路学习中引入硬件描述语言键词】全加器 ;Verilog HDL;多位设计  引言  随着信息时代的来临,“数字”二字正越来越多的出现在各个领域,数字电视、数字通信、数字电影、数字制约……数字化已成为当今信息社会的技术基础,电子技术发展的潮流。  数字电路已从早期的分立元件发展到集成电路,以及具有特定功能的专用集成电路,其设计的复杂度、集成度越
数字电路学习中引入硬件描述语言【摘要】随着EDA技术的发展,基于硬件描述语言的数字系统设计正越来越流行。本文以数字电路中常见的全加器为基础,介绍如何将硬件描述语言引入到数字电路的学习中,为未来学习可编程器件打下良好的基础。
  【关键词】全加器 ;Verilog HDL;多位设计
  引言
  随着信息时代的来临,“数字”二字正越来越多的出现在各个领域,数字电视、数字通信、数字电影、数字制约……数字化已成为当今信息社会的技术基础,电子技术发展的潮流。
  数字电路已从早期的分立元件发展到集成电路,以及具有特定功能的专用集成电路,其设计的复杂度、集成度越来越大,而传统的设计方式已无能为力。为解决这一理由,基于硬件描述语言(HDL,Hardware Description Lan-guage)的全新设计策略应运而生。硬件描述语言是一种用形式化策略描述数字电路和系统的语言,形式上和普通计算机编程语言很相似。利用这种语言,数字电路系统的设计可以从上层到下层(从抽象到具体)逐层描述自己的设计思想,用一系列分层次的模块来表示极其复杂的数字系统。
  传统的数字电路设计策略其设计步骤分为:设计原始状态表、状态化简、状态编码、根据状态转换表建立输入和输出方程,画出逻辑电路并连接。这种策略需要一定的逻辑推导与化简,学习起来枯燥乏味,极易挫伤学习兴趣。但是如果在学习过程中将硬件描述语言加入其中,自行编写程序,从仿真波形中观察信号的逻辑变化,将被动学习变为主动学习,将会更加容易理解和掌握数字逻辑电路。当今最为流行的硬件描述语言以VHDL和Verilog HDL应用最为广泛。Verilog HDL以其易学自由的特点被美国80%以上的电子工程师使用,而国内大多数公司和研究单位也在使用Verilog HDL语言。
  Verilog HDL语言简单易学,比较适合底层逻辑电路的描述,只要有C语言编程基础,即可在短时间掌握。而C语言是大多数理工类学生必修的编程语言之一。这里以Verilog HDL语言为基础,介绍如何在数字电路中引入硬件描述语言学习全加器。
  一、传统策略设计全加器
  全加器是用门电路实现两个二进制数相加并求出和的组合电路,称为一位全加器。一位全加器可以处理低位进位,并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。它与半加器的区别在于需要考虑来自低位的进位,因此其输入端除了加数和被加数以外,还应有一个进位输入端。根据二进制加法运算规则,用A和B代表加数,CI代表来自低位的进位输入,S代表相加的和,CO代表向高位的进位,可列出一位全加器的真值表,如表1所示。
  表1 全加器的真值表
  输入 输出
  CI A B S CO
  0 0 0 0 0
  0 0 1 1 0
  0 1 0 1 0
  0 1 1 0 1
  1 0 0 1 0
  1 0 1 0 1
  1 1 0 0 1
  1 1 1 1 1
  根据真
上一篇论文:研究小学数学教学中学生语言能力的培养 下一篇论文:探讨画家主观心理色彩在色粉人物造型语言中的表现
相关论文
业务范围
免费本科范文
免费硕士范文
免费职称范文
********
职称********表